F

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-302811

(43)公開日 平成6年(1994)10月28日


(51)Int.Cl. ⁵ H 0 1 L	29/74 29/804	識別記号 M A	庁内整理番号	FΙ			技術表示箇所	
			7376—4M	H 0 1 L	29/ 80		v	
				審查請求	未請求	請求項の数10	FD	(全 27 頁)
(21)出顯番号		特 顏平5-115293		(71)出願人	000003115 東洋電機製造株式会社			
(22)出願日		平成5年(1993)4月	(71)出願人	東京都中央区八重洲 2 丁目 7番 2号 392012434 玉蟲 尚茂 東京都新宿区下落合 2 丁目18番17号				
				(72)発明者	村岡 神奈川		字扇野3	38番地 1
				(72)発明者	清水 神奈川		字扇野3	以38番地 1
				(74)代理人	弁理士	玉蟲 久五郎	t	最終頁に続く

(54)【発明の名称】 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子

(57) 【要約】

【目的】 本発明の目的は、静電誘導型素子のターンオフスイッチング性能において、蓄積時間、下降時間の短縮並びにゲート電極よりの引き出し電荷量を従来に比べ大幅に低減化し、ターンオフ性能の優れ、使い易い、静電誘導効果により制御可能なショットキー障壁をカソード電極近傍に具えた静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

【構成】 ターンオフ時のゲート引き抜き電荷量の一部分をカソードもしくはソース電極からも容易に引き抜けるように、主電極領域を相対的に不純物密度の高い領域と相対的に不純物密度の低い領域から形成し、かつ相対的に不純物密度の高い領域に挟まれた相対的に不純物密度の低い領域に主電極とショットキー接触した静電誘導ショットキー短絡領域を設定した構成を有する。



本発明の第6の表施部としての辞電務等ショットキー技統構造を有する 辞電誘導型半導体京子の単位セゲメント部分の長序方向における様式的節面検査器

【特許請求の範囲】

【請求項1】 高抵抗層領域の第1の主表面に形成された第1の主電極領域と、

前記高抵抗層領域の第1もしくは第2の主表面に形成された第2の主電極領域と、

前記第1の主電極領域の近傍に形成された制御領域とを 具備し、

前記制御領域は前記高抵抗層領域内にチャネル領域を形成するとともに第1の主電極領域と第2の主電極領域間を導通する主電流を該チャネル領域に形成された電位障壁高さを制御することによって制御する静電誘導型半導体素子において、

第1の主電極領域は相対的に不純物密度の高い領域と相対的に不純物密度の低い領域とが互いに分布された構造を具え、かつ第1の主電極領域に接触する主電極は上記相対的に不純物密度の高い領域とはオーミック接合を形成して接触し、かつ相対的に不純物密度の低い領域とはショットキー接合を形成して接触し、前記制御領域と前記主電極間の相対的に不純物密度の低い領域は実質的に空乏化されて、前記ショットキー接合の電位障壁高さは前記制御領域の電位によって静電誘導効果によって制御可能であることを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項2】 前記第1の主電極領域の内、相対的に不純物密度の高い領域と相対的に不純物密度の低い領域とは、互いに同一導電型であり、かつ前記制御領域とは反対導電型であることを特徴とする請求項1記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項3】 前記第1の主電極領域の内、前記相対的に不純物密度の低い領域は前記相対的に不純物密度の高い領域とは反対導電型であり、かつ前記制御領域とは同一導電型であることを特徴とする請求項1記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項4】 前記第1の主電極領域に接触する電極構造において、前記相対的に不純物密度の低い領域と接触する部分の電極材料はAI、Mo、W、Pt、Ti、NiもしくはこれらとSiとの合金もしくはシリサイド層からなることを特徴とする請求項1乃至請求項3の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項5】 前記第1の主電極領域の内、前記相対的に不純物密度の高い領域は互いに分割された分布構造を有することを特徴とする請求項1乃至請求項4の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項6】 前記制御領域は埋込み構造を有することを特徴とする請求項1乃至請求項5の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導

型半導体素子。

【請求項7】 前記制御領域は切込み構造を有することを特徴とする請求項1乃至請求項5の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項8】 前記制御領域は平面型構造を有することを特徴とする請求項1乃至請求項5の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項9】 前記静電誘導型半導体素子は静電誘導サイリスタであることを特徴とする請求項1乃至請求項8の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【請求項10】 前記静電誘導型半導体素子は静電誘導トランジスタであることを特徴とする請求項1乃至請求項8の内、いずれか1項記載の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電力用半導体素子の分野に関し、特に、静電誘導型素子のターンオフスイッチング性能において、蓄積時間、立下り時間の短縮化並びにゲート電極よりの引き出し電荷量を従来に比べて大幅に低減化し、ターンオフ性能が改善される、分布型主電極構造を有する静電誘導型半導体素子において、更にターンオフ引き出し電荷量が低減化されるとともに、主電極のショットキー接合高さの制御により主電極領域からの電子注入量を増大する静電誘導ショットキー短絡構造を有する静電誘導型半導体素子に関する。

[0002]

【従来の技術】従来静電誘導型半導体素子のスイッチング性能を改善させるための構造的な工夫は各種提案されている。第1の従来例として埋込み構造を有する静電誘導トランジスタや静電誘導サイリスタに対して、ゲートーソース間もしくはゲートーカソード間の入力容量を低減化させるためと、ソース領域もしくはカソード領域からの電子注入効率を高めるための構造が、既に西澤、玉蟲により特開平1-91474号公報に開示されている。図35は上記第1の従来例の模式的断面構造図である。図35において1はn-高抵抗層であり、3はアノード領域、4はゲート領域、5はチャネル領域、11はカソード領域である。

【0003】第1の従来例は、埋め込みゲート間に形成されるチャネルの上方にのみカソードまたはソースとなる半導体領域を設けて、ゲートーカソード間またはゲートーソース間の容量を小さくすることによりチャネル電流を低減することなくスイッチング速度を向上させたものである。

【0004】カソード領域またはソース領域となる高不 純物濃度の半導体領域を、埋め込みゲート間に形成され るチャネル領域の上方にのみ配設したので、ゲートとカソード領域またはソース領域間の接合容量は従来よりも減少する。従って、ゲート抵抗と前記接合容量の積から成る時定数は従来よりも小さくなり、ゲートーカソード間電圧またはゲートーソース間電圧がゲート電極から離れたゲートに伝播する速度は従来よりも速くなる。この結果、ターンオン時間、ターンオフ時間は減少し、高速スイッチングが可能となる。

【0005】更に第2の従来例を図36に示す。図36は川村、森川により発明され特開昭4-257266号公報において開示された静電誘導サイリスタの断面構造図である。図36において1はn⁻ 高抵抗層、3はp⁺ アノード領域、4はゲート領域、6はn⁺ 短絡層、7 aはカソード電極、7 bはゲート電極、7 cはアノード電極、11はn⁺ カソード領域、13はp⁺ 短絡層である。図36に示した発明の目的は、カソード短絡構造を用いたSIサイリスタのカソード面積利用率を向上することによりターンオフ特性に優れ、かつ電流容量及び耐電圧に優れたSIサイリスタを提供することにある。

【0006】 n^- 高抵抗層 $(n^-$ ベース層)の一方の主面に n^+ カソード層と p^+ 短絡層とを有する静電誘導サイリスタにおいて、前記 n^- ベース層内に p^+ ゲート層を複数に分割して主面と平行な方向に配列して埋め込み、前記 n^+ カソード層は、前記 p^+ ゲート層間のチャンネル領域に対向した位置に形成され、かつ前記 p^+ 短絡層は、前記分割された p^+ ゲート層の少なくともその一部と対向する位置に形成されたことを特徴とする静電誘導サイリスタとしての構成を有する。

【OOO7】即ち、SIサイリスタの p^+ ゲート層4を埋め込み構造として形成し、SIサイリスタのカソード面において p^+ 短絡層13を上記ゲート層の上面に形成

し、他の領域を n + カソード層 1 1 とした。従って、カソード面の主電流通路となる領域が n + カソード層 1 1 となり、実効的な面積利用率を高くする構成となっている。

【0008】更に第3の従来例を図37に示す。図37は村岡により発明され、特開昭60-152063号公報において開示された静電誘導サイリスタの一例の断面構造図である。図37において、1はn-高抵抗層であり、1aは基盤、1bはエピタキシャル層である。3は第2高濃度層(p+アノード領域)、4はゲート領域、7aはカソード電極、7bはゲート電極、7cはアノード電極、11は第1高濃度層(n+カソード領域)、12は支持電極、14及び14~は絶縁層である。上記発明は、p+埋込みゲート領域4がカソード領域及びアノード領域と対向する部分に形成される寄生パイポーラトランジスタの効果を低減化させ、寄生パイポーラトランジスタによる再点弧の防止、ターンオフ直後のdv/dt耐量の向上、高周波動作時のターンオン時のゲート損失の改善を図ることを目的としている。

【0009】上記第3の従来例の発明の目的は上述した如き従来の静電誘導サイリスタが有する寄生効果を除去すると共に、製造歩留りを著しく向上させた新しい構造の静電誘導サイリスタを提供することにある。

【0010】上記目的の達成を図るため、上記第3の従来例の発明によれば、前述の第1高濃度層を、埋込ゲート領域から半導体層の一側面を該一側面に垂直な方向にみて、この埋込ゲート領域の真上の領域は第1高濃度層の接合深さを浅く、これ以外のこの半導体層には第1高濃度層の接合深さを深く設けている。

[0011]

d v

--耐量を所要の高い値に保つ

d t

ことができ、高周波動作時のターンオン時のゲート損失 を小さくできしかも製造歩留りを著しく向上させること ができる。

【0012】上記第3の従来例の発明の実施に当っては さらに前述の第2高濃度層を、埋込ゲート領域から半導 体層の他側面を該他側面に垂直な方向にみて、この埋込 ゲート領域の真下の領域は第2高濃度層の接合深さを浅 くこれ以外のこの半導体層には第2高濃度層の接合深さ を深く設けてもよい。このように構成すれば、ターン

オフ直後の――――耐量をさらに高める効果が得られる。

d t

このように構成すれば、ターンオフ直後の-

【0013】さらに上記第3の従来例の発明の実施に当っては、上述した構成の静電誘導サイリスタの各々において、上述したゲート領域の真下の領域とアノード電極との間に絶縁膜を設けてもよい。このように構成すれば、上述した諸効果を一層高めることができる。

【OO14】しかるに本発明者は第2の従来例と同様の構造において、ターンオフ時において p^+ 埋込みゲート領域 $4 E_p^+$ 短絡層13 Eが短絡し、余分な正孔が p^+

短絡層 13から n = 高抵抗層領域 1 に注入されるため、 ゲート電極 7 b からの引き抜き電荷量が増大されるという現象を見出した。そのため、ターンオフ時間が増大するという逆の効果を見出した。

【0015】一方、第1の従来例については寄生容量の 低減化を主目的としておりカソード電極の配置について は何ら言及されていないため、ターンオン時の正孔の流 れ、及びターンオフ時の正孔の流れについては未確定で あり、後述する本発明における正孔の引き抜き量の低減効果についても言及されていなかった。更に第3の従来例においても同様に寄生バイポーラトランジスタ及び寄生ダイオードの効果の低減化を主目的としており、ターンオン時、ターンオフ時の正孔の動きについては何ら言及されていないため、ターンオフ時の正孔の引き抜き量の低減効果も見出されていなかった。

【〇〇16】更に本発明者は埋込みゲート構造を有する 静電誘導素子において n + カソード領域を形成した領域 直下の埋込み拡散層 (p+ ゲート領域) は拡散が速く、 同じ熱処理時間でも広い領域まで拡散されるのに対し て、n+ カソード領域を形成していない領域の直下の埋 込み拡散層 (p+ ゲート領域) は相対的に拡散が遅く、 同じ熱処理時間でもあまり広い領域まで拡散されないと いう実験結果を見出した。即ち図38は上記事情を説明 する模式的断面構造図であって、n+ カソード領域直下 のp+ 埋込み層は大きく広がっているのに対して、n+ カソード領域が形成されていない領域直下のp+ 埋込み 層は相対的に広がりも小さいという様子を模式的に示し ている。図38から明らかな点は、ゲートーカソード間 の距離に埋込み層の部分によってばらつきが生ずるとい うことである。これによって静電誘導サイリスタを構成 する各々のセグメント内においてもp+ ゲート領域とn + カソード間の耐圧にばらつきが生じやすいということ も明らかである。特にn+カソード領域直下のp+ゲー ト領域はn+ カソード領域の方向にも速く広がるため、 実質的なゲートーカソード間の距離が減少するため、ゲ ートーカソード間の耐圧はこの部分で決定されるという ことにもなる。従って、所定の耐圧を得るための条件設 定を正確に把握する必要があり、またセグメント内、セ グメント間で耐圧ばらつきを抑える必要が生ずる。

【0017】上記従来例1~3においても上述の拡散ばらつきに伴なう耐圧のばらつきを抑制するためのカソードレイアウト配置パターンについて何ら提案されていなかった。その理由は従来カソード領域は主として一様に形成されることが多く、本発明の如く分布型構造として非一様、非均一に形成されていなかったためである。

【0018】図39はカソード領域が一様に均一に形成された従来の埋込みゲート構造を有する静電誘導サイリスタの単位セグメント部分の長手方向及び横断方向の模式的素子断面構造図及び上面図である。

【0019】図39により明らかな如く、カソード電極7aはn+カソード領域11の上部に、カソード領域11内に納まるように配置されており、nエピタキシャル層10には接触してはいない。図40はこのような従来構造を有するSIサイリスタの1200V-100Aにおける典型的なスイッチング波形の例である。図40において、ITはアノード電流波形、VDはアノード電圧波形、IGPはゲートピーク電流値、IRGはゲート電流波形、VRGはゲート電圧波形を示す。

【0020】図40の波形において、オン期間 t 0. 蓄積期間 t 1. 下降(フォール)期間 t 2. 及びテイル期間 t 3 に分けてそれぞれSIサイリスタの素子構造内において、正孔、及び電子がどのように動くかを模式的に示した図を図41乃至図44に示す。即ち、図41はオン期間 t 0. 図42は蓄積期間 t 1. 図43は下降(フォール)期間 t 2. 図44はテイル期間 t 3 に対応している。図41乃至44において白丸(〇)は正孔を模式的に示し、黒丸(●)は電子を模式的に示している。

【OO21】to期間中では、ゲートカソード間の順バ イアスが印加され続けていなくても、電子はカソードか らアノードに流れ、正孔はアノードからチャネルもしぐ はゲートを介してカソードに流れている(図41)。ゲ ートーカソード間に逆バイアスが印加されると、アノー ドからの正孔電流はゲートに流入し、またゲート近傍の チャネル部分及びゲートーカソード間のnエピタキシャ ル層内に分布する正孔も逆バイアスに引っ張られてゲー トに流入する。一方、電子はカソードからアノードに流 れ続けているが、チャネル内の電位障壁高さが逆ゲート バイアスによって高められるにつれてその一部分はカソ ード領域に再流入する。 t1 期間中において、アノード からゲートに流入する正孔電流を i ha, その電荷量を Qha、チャネル近傍及びゲートーカソード間のnエピ タキシャル層からゲート流入する正孔電流をihb、そ の電荷量をQhb、また上述の如く、カソード領域に再 流入する電子電流をie,その電荷量をQeとして図4 2中において表わしている。

【0022】ゲート引き抜き電荷量を評価すると、12 50V-300Aの遮断時において、

[0023]

【数1】Qha+Qhb+Qe=456.6(μC) 【OO24】であった。この値は従来構造のSIサイリスタのL負荷時のスイッチング波形から求めた値である。

【0025】ゲートーゲート間に空乏層が広がり、チャネル内に充分に高い電位障壁が形成されると、カソード領域からの電子の注入は停止し、 t2 期間、即ち、下降期間に入る(図43)。

【0026】更に図44はテイル期間(t3期間)に対応しており、テイル電流が流れる様子を示している。

【0027】従来構造を有するSIサイリスタの問題点は、上記Qha+Qhb+Qeの値が極めて大きい点である。即ち、ゲートから引き抜くべき電荷量が極めて大きいという点である。特に重要な点はQhbが大きい点である。このようにゲート引き抜き電荷量が大きいことからゲート駆動回路が大きくなり、またサイリスタのスイッチング速度の高速化のための障害ともなっていた。また高温時のターンオフ損失の増大に伴ない、素子破壊の原因にもなっていた。

[0028]

【発明が解決しようとする課題】本発明の目的は、静電 誘導型半導体素子のターンオフスイッチング性能におい て、蓄積時間、下降時間を短縮化し、並びにゲート電極 よりの引き出し電荷量を従来に比べ大幅に低減化し、タ ーンオフ性能の優れ、使い易い、分布型主電極構造を有 する静電誘導型半導体素子において更にターンオフ引き 出し電荷量を低減化するとともに、主電極のショットキ 一接合高さの制御により、主電極領域からの電子注入量 を増大化した静電誘導ショットキー短絡構造を有する静 電誘導型半導体素子を提供することにある。

【 O O 2 9 】更に本発明の目的の 1 つはゲートーソース間もしくはゲートーカソード間の耐圧のばらつきを抑え、一様化されるとともに、ショットキー接合部からの電子注入を引き起こす静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することを目的とする。

【0030】更に本発明の目的の1つは上記ゲートーソース間もしくはゲートーカソード間の耐圧ばらつきの一様化、均一化のためにソースもしくはカソードのレイアウトにおいて、拡散後の距離的不均一を極めて抑制するとともに、ショットキー接合部からの電子注入を引き起こす静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

【0031】更に具体的に本発明の目的の1つはターンオフ時のゲート引き抜き電荷量の一部分をカソードもしくはソース電極からも有効に引き抜けるとともにショットキー接合部からの電子注入を引き起こす静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

【0032】更に具体的に本発明の目的の1つはターンオフ時のゲート引き抜き電荷量の一部分をカソードもしくはソース電極からも容易に引き抜けるようにカソード領域もしくはソース領域に分布構造を設けかつ制御領域の電位によってショットキー障壁高さを静電誘導効果によって制御できる静電誘導ショットキー短絡構造を設けたことを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

【0033】更に具体的に本発明の目的の1つはターンオフ時のゲート引き抜き電荷量が有効に低減化されることによってゲート駆動回路が簡単化され使い勝手が良く、かつターンオン性能が更に改善された静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

【0034】更に具体的に本発明の目的の1つはゲート引き抜き電荷量の低減化により、高温時のゲート損失破壊耐量が向上するとともに、ショットキー接合部からの注入量の増大により、ターンオン特性、オン電圧特性が改善された静電誘導ショットキー短絡構造を有する静電誘導型半導体素子を提供することにある。

[0035]

【課題を解決するための手段】本発明は、静電誘導型サイリスタもしくはトランジスタにおいて、カソードあるいはソース金属電極が半導体基板に接する面でカソード拡散層あるいはソース拡散層の他にチャンネルの形成される基板面にも渡り接触形成される分布型主電極構造を有する素子構造を有し、更に、カソード拡散層あるいはソース拡散層に囲まれた静電誘導ショットキー短絡構造を有する。

【0036】静電誘導ショットキー(カソードもしくは ソース) 短絡構造とは静電誘導効果によるショットキー 短絡構造をカソード領域もしくはソース領域において実 現したものをいう。具体的には分布型主電極構造におい て相対的に不純物密度の高い領域により囲まれた相対的 に不純物密度の低い領域に主電極とショットキー接触す るショットキー接合を形成し、ショットキー短絡領域を 形成する。上記主電極領域とショットキー短絡領域は主 電極によって短絡されている。前記ショットキー短絡領 域は相対的に不純物密度の高い領域から相対的に不純物 密度の低い領域に広がる空乏層によって囲まれている。 ショットキー短絡領域と制御領域間には静電誘導効果に より高さが制御される電位障壁が存在する。従って、制 御領域であるゲートとショットキー短絡領域間を流れる キャリアは静電誘導効果による電位障壁制御を受ける。 このようなショットキー短絡領域を設けることによって 少数キャリアを主電極にバイパスする効果を高めること ができるとともに、主電極からのショットキー接合部に おける電子注入量を増大化することができる。

【0037】更にまた耐圧ばらつきを抑制するためにカソード拡散層もしくはソース拡散層を分布配置させた分布型主電極構造において、上記静電誘導ショットキー短絡構造を有する。

【0038】ターンオフ時のゲート引き抜き電荷量の一 部分をカソード電極もしくはソース電極からも容易に引 き抜けるように、主電極領域を相対的に不純物密度の高 い領域と相対的に不純物密度の低い領域から形成し、か つ相対的に不純物密度の低い領域の一部分にショットキ 一短絡領域を設けてカソード電極もしくはソース電極と 接触して電極構造を形成している。上記相対的に不純物 密度の低い領域は、ゲート領域から引き抜くはずの少数 キャリアのバイパス用の云わば導通チャネルとなり、上 記ショットキー短絡領域は云わばドレインとなり、一部 分の少数キャリアがカソード電極もしくはソース電極か らも引き抜きやすい効果を更に高めた構成となっている とともに、制御電極の電位によってショットキー障壁高 さが静電誘導効果によって制御されるため、主電極から の電子注入量を増大することもできる構成となってい る。

【0039】分布型主電極構造とは、主電極領域の不純物密度が一様、均一に形成されず、非一様に非均一に分布形成された構造を云い、例えば相対的に不純物密度の

高い領域と相対的に不純物密度の低い領域が分布形成された構造を含む。或いはまたこれらの両領域は互いに同一導電型であっても、或いは反対導電型であってもよい。カソード電極もしくはソース電極等の電極構造は、両領域に少なくとも一部分において接触している。要は少数キャリアの導通チャネルを主電極領域にも設定した構造である。

【0040】これに対して、静電誘導ショットキー短絡構造とは上記分布型主電極構造において更にショットキー短絡構造を設け、しかもショットキー短絡領域に流入するキャリアを静電誘導効果による電位障壁制御により制御する構造であり、ショットキー短絡領域を設けることで更に少数キャリアの吸収効果を高めかつ、主電極からの多数キャリア(電子)の注入量を高めた構造である。

【0041】従って、本発明の静電誘導ショットキー短 絡構造を有する静電誘導型半導体素子の構成は以下に示 す通りである。即ち、高抵抗層領域の第1の主表面に形 成された第1の主電極領域と、前記高抵抗層領域の第1 もしくは第2の主表面に形成された第2の主電極領域 と、前記第1の主電極領域の近傍に形成された制御領域 とを具備し、前記制御領域は前記高抵抗層領域内にチャ ネル領域を形成するとともに第1の主電極領域と第2の 主電極領域間を導通する主電流を該チャネル領域に形成 された電位障壁高さを制御することによって制御する静 電誘導型半導体素子において、第1の主電極領域は相対 的に不純物密度の高い領域と相対的に不純物密度の低い 領域とが互いに分布された構造を具え、かつ第1の主電 極領域に接触する主電極は上記相対的に不純物密度の高 い領域とはオーミック接合を形成して接触し、かつ相対 的に不純物密度の低い領域とはショットキー接合を形成 して接触し、前記制御領域と前記主電極間の相対的に不 純物密度の低い領域は実質的に空乏化されて、前記ショ ットキー接合の電位障壁高さは前記制御領域の電位によ って静電誘導効果によって制御可能であることを特徴と する静電誘導ショットキー短絡構造を有する静電誘導型 半導体素子としての構成を有する。

【0042】或いはまた、前記第1の主電極領域の内、相対的に不純物密度の高い領域と相対的に不純物密度の低い領域とは、互いに同一導電型であり、かつ前記制御領域とは反対導電型であることを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子としての構成を有する。

【0043】或いはまた、前記第1の主電極領域の内、前記相対的に不純物密度の低い領域は前記相対的に不純物密度の低い領域は前記相対的に不純物密度の高い領域とは反対導電型であり、かつ前記制御領域とは同一導電型であることを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子としての構成を有する。

【0044】或いはまた、前記第1の主電極領域に接触

する電極構造において、前記相対的に不純物密度の低い 領域と接触する部分の電極材料はAI、Mo、W、P t、Ti、NiもしくはこれらとSiとの合金もしくは シリサイド層からなることを特徴とする静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子としての 構成を有する。

【0045】或いはまた、前記第1の主電極領域の内、前記相対的に不純物密度の高い領域は互いに分割された分布構造を有することを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子としての構成を有する。

【0046】或いはまた、前記制御領域は埋込み構造を有することを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子としての構成を有する。 【0047】或いはまた、前記制御領域は切込み構造を有する静電誘導型半導体素子としての構成を有する。 【0048】或いはまた、前記制御領域は平面型構造を有する静電誘導型半導体素子としての構成を有する。 【0048】或いはまた、前記制御領域は平面型構造を有する一般を有する静電誘導型半導体素子としての構成を有する。 【0049】或いはまた、前記静電誘導型半導体素子としての構成を有する。 【0049】或いはまた、前記静電誘導型半導体素子は静電誘導サイリスタであることを特徴とする静電誘導ショットキー短絡構造を有する静電誘導型半導体素子としての構成を有する。

【0050】或いはまた、前記静電誘導型半導体素子は 静電誘導トランジスタであることを特徴とする静電誘導 ショットキー短絡構造を有する静電誘導型半導体素子と しての構成を有する。

[0051]

【作用】静電誘導サイリスタを例として、従来構造と比較しながら本発明による静電誘導主電極短絡構造を有する静電誘導型半導体素子の動作原理を説明する。

【0052】図27乃至図34は本発明の静電誘導ショットキー(カソード)短絡構造を有する静電誘導サイリスタの動作原理を説明するための図であって、図27は後述する図1に図示する実施例1と同様の構造例であるが、カソード電極7aが一部n型領域10にも接触している例である。静電誘導ショットキーカソード短絡と分布型カソード構造を組み合わせた形状となっている。図28乃至図31はそれぞれオン期間(t0期間)、下降期間(t2期間)、下降期間(t2期間)、テイル期間(t3期間)におけるキャリアの動きを説明する図である。また図32万至図34はカソード近傍における構造と対応するポテンシャル分布の模式図であって正孔がカソード電極に抜けやすい構造であること及びショットキー障壁高さを制御領域の電位によって静電誘導効果によって制御可能であることを示している。

【0053】本発明の動作原理を説明する図17万至図20は従来構造の動作原理を説明した図28万至図31にそれぞれ対応している。

【〇〇54】従来構造と比較すると分布型カソード構造と静電誘導ショットキー短絡の効果により、本発明の方が高速化され、またターンオフ時ゲートピーク電流値IGPも低減化され、かつターンオフ時ゲート引き抜き電荷量も小さい。更にまた、ターンオン時にはショットキー障壁高さが低下するため主電極であるカソード電極からの多数キャリア(電子)の注入量も増大し、ターンオン遅延時間(td)、ターンオン立上り時間(td)を低減化し、かつオン電圧VIを低下させる作用がある。

【0055】図28と図41を比較すると、オン期間 (to 期間) におけるキャリアの動きに大きな差がある ことがわかる。本発明においてはカソード電極(7a. 7 a′) が n エピタキシャル層とショットキー接合を形 成し、かつ n+ カソード領域にも接触しているため、オ ン状態における正孔電流は n+ カソード領域のみなら ず、相対的に不純物密度の低いnエピタキシャル層のシ ョットキー接合部分を介してカソード電極に流入する。 この時、ショットキー接合界面に少数キャリアが蓄積さ れやすいことから、ショットキー障壁が引き下げられ る。更にゲートの電位によってショットキー障壁高さが 引き下げられるため、多数キャリアの注入が主電極から 起こる。オン状態では正孔電流はこの相対的に不純物密 度の低いnエピタキシャル層のショットキー接合部分を 介して実質的にカソード電極に流れやすい。同時にカソ ード領域のみならずショットキー障壁をこえて電子も注 入されやすい。

【0056】本発明の動作上、特徴的な点はオン期間の 他に更に図29の蓄積期間(t1期間)のキャリアの動 きに現われている。ゲートーカソード間に逆バイアスが 印加されると、ゲートのポテンシャル(電位)が上昇 し、チャネルの電位障壁高さが上昇するとともに低下さ れていたショットキー障壁高さが増加する。これに伴な い、ショットキー接合からの電子注入量は減少し、ゲー トから正孔が引き抜かれるが、その成分は主としてアノ ードからの正孔電流 i haによるQhaのみとなる。ゲ ート領域近傍及びゲート-カソード間の n エピタキシャ ル層 (10) 内に分布された正孔による正孔電流 i h b の成分によるQhbの内、一部分はゲート領域から引き 抜かれるが、主として i h b はショットキー短絡領域 1 5及びn型領域10を介してカソード電極に流入するこ とから、ゲート引き抜き電荷とはならない。これは後述 する正孔に対するポテンシャル分布から明らかなように カソード近傍の正孔はnエピタキシャル層に対して形成 されたショットキー短絡領域からカソード電極に抜けや すいからである。尚、ie成分については従来例と同様

【0057】従って、従来構造では図42に示す如く、 ゲート引き抜き電流はiha+ihb+ieであり、ゲート引き抜き電荷量はQha+Qhb+Qeであったの に対して、本発明では、それぞれiha-ihb+i e, Qha-Qhb+Qeとなる。ショットキー短絡領域 15を設定しない単なる分布型主電極構造と比較してもゲート引き抜き電荷量は低減化され、ショットキー接合で介する電子注入量の制御性が高い。

【0058】本発明の静電誘導ショットキー短絡構造の 導入によって、ターンオフ時ゲート引き抜き電荷量は従 来例に比較して相当程度低減化されている。

【0059】図30及び図31に示した下降期間(t_2 期間)及びテイル期間(t_3 期間)の動作においても t_3 期間)の動作においても t_3 型領域10内の正孔は t_3 以下十一短絡領域15に蓄積されやすいため、主としてショットキー短絡領域を介してカソード電極(t_3 0、 t_4 0 に抜けやすい。

【0060】図32乃至図34は本発明の静電誘導(S 1) カソード短絡構造を有するS 1 サイリスタのカソー ド近傍の構造と対応するポテンシャル分布を模式的に示 した図である。A-A、線及びB-B、線に沿って、そ れぞれ破線及び実線にてポテンシャル分布を示してい る。ショットキーカソード短絡領域15の前面には正孔 に対する電位障壁高さが最も高いイントリンシックカソ ード点K* が存在し、ゲートーゲート間のチャネル領域 にはイントリンシックゲート点G* が存在して、それぞ れ正孔及び電子の流れを制御している。更にショットキ 一接合部にはショットキー障壁による電位障壁が存在 し、正孔の蓄積とともにその高さが低下して電子の注入 を引き起こす。図33は順方向ゲートバイアスによって ショットキー障壁高さが静電誘導効果によって徐々に低 下する様子を示している。ショットキ一障壁高さの低下 とともに電子注入量が増加する。また蓄積された正孔は カソード電極側に抜けやすくなる。図34は反対に、オ ン状態から逆方向ゲートバイアスを印加してターンオフ に移向する状態を示している。ゲート逆方向バイアスの 上昇とともにG* 点の電位が上昇し、ショットキー障壁 高さも静電誘導効果によって上昇し、電子注入が停止す る。また正孔もカソード側に抜ける。ポテンシャル分布 より明らかなように正孔はカソード電極とnエピタキシ ャル層のショットキー界面に蓄積されやすいことから、 ターンオフ時のihb成分は主としてショットキー接合 を介してカソード電極に流入しやすい。このためQhb 成分がターンオフ時ゲート引き抜き電荷から低減化され

【0061】静電誘導(SI)ショットキー短絡構造が 形成される領域には、正孔を積極的に蓄積させて、その 蓄積によってショットキー障壁高さが低下する。同時に ゲートの静電誘導効果によってもショットキー障壁高さ が低下する。それによって、カソード電極7a′からの 電子注入が引き起こされる。ゲート領域4はショットキー 一接合部の電位障壁制御が効率良く行なえるようにする ために、ショットキー接合領域近傍に配置されることが 望ましい。即ち、SIショットキー短絡領域15とゲート領域4間のn型領域10は実質的に空乏化されゲート 領域4のゲート電位変化によって、静電誘導的にショッ トキー障壁の高さが制御される。電子注入はショットキ 一接合部分だけではなくもちろん n + カソード領域 1 1 からも引き起こされる。従って、本発明のSIショット キー短絡構造を有する静電誘導型素子では、SIショッ トキー短絡部分からも電子注入が引き起こされる分だけ オン状態において、電子を余分に導通させることができ る。このことからターンオン遅延時間、ターンオン立上 り時間を低減化でき、またオン電圧も低くなる。一方、 ターンオフ時においては、正孔はゲート領域4及びSI ショットキー短絡領域15から引き抜かれる。またカソ 一ド電極 (7 a, 7 a') が n 型領域 1 O と直接的に接 触している領域からも引き抜かれやすい。SIショット キ一部分のショットキー障壁高さは、正孔がカソード電 極に吸収されればされるほど、その高さも上昇し、電子 の注入を阻止しやすくなるという特徴もある。

[0062]

【実施例1】図1は本発明の第1の実施例としての静電 誘導ショットキー短絡構造を有する静電誘導型半導体素 子の模式的断面構造図である。1はn-高抵抗層、3は p+アノード領域、4はp+ ゲート領域、7 a はカソー ド電極であってショットキー電極ともなり、7 a′もシ ョットキーカソード電極であって、n型半導体領域10 との間に静電誘導ショットキー短絡領域 15を形成して いる。11はn+カソード領域である。10は上述の如 くn型領域であるが、これはエピタキシャル成長等によ り形成されている。K* はイントリンシックカソード点 と呼ばれる点であって、SIショットキー短絡領域15 に蓄積される正孔に対して電位障壁高さの最も高い点で ある。G* はp+ ゲート領域4に挟まれたチャネル部分 の電子に対する電位障壁高さの最高点であり、イントリ ンシックゲート点と呼ばれる。図1の実施例において は、カソード電極はフaとショットキーカソード電極フ

絡領域の面積S。の割合は、短絡率 =

値が30%程度以下が望ましいこともわかっている。 【0065】図1の例ではカソード電極7a.ショット キーカソード電極7a'は、別々の電極材料にて形成す る例を示したが、製造面の容易さからは同一の電極材料 にて形成してもよいことはもちろんである。

[0066]

【実施例2】図2は本発明の第2の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図2の構造的特徴は埋込みゲート領域4に対してn+カソード領域11が分布して配置された分布カソード構造を有する点である。SIショットキー短絡領域15はn+カソード領域11に挟まれて配置されている。またカソード電極7aは同一の電極材料で形成されている。

a'に別々の領域として形成されているが、必ずしもこのような別々の領域として形成されなくてもよい。 7 a'は n 型領域 1 0 との間に比較的高いショットキー障壁を形成するのに都合の良い材料が選択される。例えば、Mo, Wi, Ti, Pt等の高融点金属もしくはこれらとSiとの合金もしくはシリサイドでもよい。 7 a は n + カソード領域 1 1 とオーテックコンタクト(オーム性接触)を形成する金属であって、例えば AIによって形成する。

【0063】図1の構造例から明らかなように、SIショットキー短絡領域15はショットキーカソード電極7 a′とn型半導体領域10との間の界面領域であり、実質的には数1000Å以下の極めて薄い領域である。SIショットキー短絡領域15は望ましくは、n⁺カソード領域11は挟まれて、n⁺(11)n(10)接合部分に広がる空乏層によって、取り囲まれているとよい。正孔はSIショットキー短絡領域15に蓄積されやすく、ゲート電位の静電誘導効果によって、ショットキーカソード電極7a′からSIショットキー障壁を越えて、電子の注入を引き起こしやすい構成となっている。同時に蓄積された正孔はショットキーカソード電極7 a′に抜けやすい。従って、ターンオフ時のゲート引き抜き電荷量は低減化され、一方オン状態の電子注入量は増大化されている。

【0064】図1の例ではSIショットキー短絡領域15は埋込みp+ゲート領域4の上部のみに形成されているが、これに限られるわけではなくチャネル領域の上部に形成されていてもよいことはもちろんである。更にまたn+カソード領域11の間隔を狭めて、SIショットキー短絡領域15の相対的な面積を変化させてもよいことはもちろんである。例えば、試作結果により、カソード領域の面積SKと短

[0067]

【実施例3】図3は本発明の第3の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図1に示した実施例1ではSIサイリスタのセグメントの横断方向にチャネルを2個有し、SIショットキー短絡構造はセグメントの長手方向にストライプ形状に形成されていたのに対して、図3に示した実施例3はチャネルはSIサイリスタのセグメントの横断方向に形成され、かつSIショットキー短絡構造もp+埋込みゲート領域4の上方向のカソード面にセグメントの横断方向に形成されている。実施例3はマルチチャネル構造の例である。n+カソード領域11はチャネル領域の上方向のカソード面に形成されている。

【0068】図3の例ではカソード電極はショットキー電極としての7a′とn+カソード領域11に対するオーシック電極としての7aの互いに接触した2つの材料から形成されている。K*はイントリンシックカソード点、G*はイントリンシックゲート点である。

[0069]

【実施例4】図4は本発明の第4の実施例としての静電 誘導ショットキー短絡構造を有する静電誘導型半導体素 子の模式的断面構造図である。構造的特徴はショットキ ーカソード電極7a′を段差形状に形成し、これらのシ ョットキーカソード電極フa'に挟まれた領域にn+カ ソード領域11を形成している点である。図4の実施例 4 では図1に示した実施例1と同様にSIサイリスタの カソードセグメントにおいて、横断方向の断面構造図を 示しており、n+ カソード領域11はセグメントの長手 方向に2本ストライプ状に形成され、同時にショットキ ーカソード電極7 a′ もセグメントの両端部分と中央部 分に n+ カソード領域 1 1を挟むようにしてストライプ 形状に配置されている。ショットキー接合(7 a'n)によってn型領域10内に広がる空乏層はn+ カソ ード領域11を取り囲むように形成される。ショットキ ーカソード電極7 a′の前面にイントリンシックカソー ド点K* が形成される。ショットキーカソード電極7 a′近傍には正孔が蓄積されやすいことから、p+ゲー ト領域4の電位変化に伴なって、静電誘導的にショット キー障壁高さが変化してショットキーカソード電極7 a′部分からも電子の注入を引き起こす。一方、ショッ トキーカソード電極7 a′近傍の正孔はショットキーカ ソード電極7a′に吸収され従って n+ カソード領域 1 1と接触するカソード電極7aに吸収される。

[0070]

【実施例5】図5は本発明の第5の実施例としての静電 誘導ショットキー短絡構造を有する静電誘導型半導体素 子の模式的断面構造図である。図5の構造的特徴は従来 構造の製造プロセスと互換性の良好な構造となっている 点である。即ち、従来の埋込みゲートSIサイリスタに おいてはカソード領域11をセグメント全面に形成する のに対して、図5の構造では、n+ カソード領域11を セグメントに全面形成後、ドライエッチ等により、n+ カソード領域11とほぼ同じ厚さ分、所定の幅だけエッ チングし除去後、エッチングで除去された領域上にのみ 選択的にシリサイド等のショットキーカソード電極7 a'をCVD等により形成している。最終的にはカソー ド面をほぼ平坦化し、n+カソード領域11に対するオ ーミック用のカソード電極フaを形成している。ショッ トキーカソード電極7 a′の幅は埋込みゲート領域4の 幅とほぼ等しく設定して、ゲート領域4の電位変化によ るショットキー障壁高さの静電誘導効果による電位障壁 高さの制御性を良好にしている。

[0071]

【実施例6】図6は本発明の第6の実施例としての静電 誘導ショットキー短絡構造を有する静電誘導型半導体素 子の模式的断面構造図である。図6の構造的特徴は、実 施例5の構造よりも更にショットキーカソード電極7 a′をゲート領域4に近付けて形成して、ゲート領域4 の電位によるショットキー障壁高さの制御性を高めてい る点にある。即ち、図6では、n+ カソード領域11を カソードセグメント全面に形成後所定の幅だけドライエ ッチング等でエッチングする際にエッチング深さをn+ カソード領域4の厚さ分よりも深くエッチングして、そ のエッチング溝の底部にショットキーカソード電極フ a'を形成している。最終的にはn+カソード領域11 に対するオーシック用のカソード電極フaを形成してい る。イントリンシックカソード点K* の電位をp+ ゲー ト領域4の電位により制御して、ショットキー障壁高さ の制御性を良好にしている。ショットキーカソード電極 フa'の材料としてはMo、Ti、W、Ptもしくはこ れらとSiとの合金もしくはシリサイド等が望ましい が、カソード電極フaと同一材料のAIであってもよ い。

[0072]

[0073]

【実施例7】図7は本発明の第7の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図7の構造的特徴は、n+カソード領域11に挟まれたn型領域10の表面層部分に浅くショットキー障壁高さの調整用のためのp-層16を設けた点である。ショットキー障壁高さはカソード電極7aの電極材料と半導体側の導電型及び不純物密度により決定されるため、p-層16をショットキーポテンシャルの及ぶ範囲程度まで浅く形成することによって、ショットキー障壁の高さを調整することができる。

【実施例8】図8は本発明の第8の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図8の構造的特徴は、従来型の埋込みゲートSIサイリスタと同等の形状の n+カソード領域11の周辺部分に対して、 n+カソード領域11とSIショットキー短絡構造とを組み合わせて形成した点にある。即ち、図8においては n+カソード領域11の周辺部分にショットキー接合(7 a - p - (16))が形成されている。p - 層16はショットキー障壁高さの調整用であって、図7の実施例7と同様の層である。

が形成されている。 p^- 層 16 はショットキー障壁高さの調整用であって、図 7 の実施例 7 と同様の層である。ショットキー障壁高さは p^+ 埋込み層 4 のゲート電位により制御性良く変化することができる。上記 p^- 層 16 を所定の間隔で配置して p^+ カソード領域 1 1に対する p^+ p^+

[0074]

【実施例9】図9は本発明の第9の実施例としての静電

誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図9の構造的特徴は、陽極化成法等の技術によって、n+カソード領域11を埋込みゲート領域4に挟まれたチャネル領域近傍まで図示の如く三角形もしくは更に鋭角形状に形成して短チャネル化を図るとともに、カソードセグメントのn型領域10の表面層にはショットキー障壁高さ調整用のp-層16を形成した点である。電子の注入は鋭角形状のn+カソード領域11の先端部分と、及び7a-p-(16)からなるショットキー接触部分とから生ずることは前述の各実施例と同様である。

[0075]

【実施例10】図10は本発明の第10の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図10の構造的特徴はSIサイリスタのセグメント内に n^+ カソード領域11が分布カソード領域11が全体としてウェル構造の p^- 層16内に形成されている点である。 p^- 層16全体の電位が p^+ ゲート領域4の電位によって制御されることから、SIショットキー障壁高さの制御がゲート領域4の電位によって行なわれる。 p^- 層16はSIショットキー障壁の高さの調整用としての役割があることは前述の実施例と同様である。

[0076]

【実施例 1 1】図 1 1 は本発明の第 1 1 の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図である。図 1 1 の構造的特徴は、図 6 に示した実施例 6 に比べて、更に深くドライエッチングを行ない、溝の底部においてショットキーカソード電極 7 a ' を形成してゲート領域 4 の電位によるショットキー障壁高さの制御性を更に良好にした点と、 p^+ 埋込み層 4 と n^+ カソード 1 1間のエピタキシャル層を n 型層から p^- 層 1 7 に変更した点である。 p^- 層 1 7 とすることによりショットキー障壁の高さを調整するとともに、 n^+ カソード領域及び S I ショットキー接合部(7 a ' - p^- (1 7)) 1 1 からの電子注入量制御においてノーマリオフ特性を実現している。

[0077]

【実施例12】図12は本発明の第12の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の模式的断面構造図及び上面図である。図12は単位セグメント部分を表わしている。p+領域3はアノード領域であるため、図12の構造は静電誘導サイリスタに対応している。もしも領域3がn+領域となれば静電誘導トランジスタとなる。以下サイリスタを例に説明する。図12において、1はn-高抵抗層、4はp+埋込みゲート領域、5はチャネル領域、7a、7b、7cはそれぞれカソード電極、ゲート電極、アノード電極である。10はn型領域であって、エピタキシャル成長

等にて形成される。11はn+カソード領域であり、1 5はショットキーカソード短絡領域である。本実施例1 2の構造的特徴は、カソード電極7aがn+カソード領 域11のみならずショットキーカソード短絡領域15に 対してもカソード領域11の周辺部においてショットキ 一接触していることである。 n+ カソード領域 1 1 とシ ョットキーカソード短絡領域15はカソード電極7aに よって短絡されている。カソード電極フaの材料として はAI、AI-Si, Mo, W, Pt, Ti, Niもし くはこれらの合金層或いはシリサイド層である。カソー ド電極7aはn+カソード領域11に対してはオーム性 接触となっているが、ショットキーカソード短絡領域1 5に対しては非オーム性接触、即ちショットキー接触と なっている。n型領域10内に分布する正孔がn型領域 10とカソード電極11とのショットキー接合界面に蓄 **積されやすいように、n+ (11)とn (10)に不純** 物密度差が設定され更に、またショットキーカソード短 絡領域15に吸収されやすい構造となっている。上面図 から明らかなように、n+ カソード領域 1 1 はストライ プ状に形成されているが、周辺部分が相対的に不純物密 度の低いn型領域10となっており、n+ (11) n (10) の分布カソード領域に対して、カソード電極7 aが両者に接触して、分布カソード電極構造を形成し、 更にまたカソード電極フaはショットキーカソード短絡 領域15とn+カソード領域(11)を短絡している。 【0078】上記n型領域10は、正孔が蓄積されやすい 領域であればよく、p+ ゲート領域4よりは相対的に不 純物密度が低いp-領域として形成されていてもよい。 この場合にもカソード電極フaとの接触はショットキー 接触となる。

【0079】またショットキーカソード短絡領域15とゲート領域4間の空乏化された領域には静電誘導効果によって高さが制御される電位障壁が形成されてゲート領域4とショットキーカソード短絡領域15との導通キャリア(正孔)の流れが制御されていることも図32万至図34のポテンシャル分布から明らかである。

【0080】即ち、ショットキーカソード短絡領域15はn+カソード領域11と短絡されるとともに、n+カソード領域11で挟まれたn型領域10には、n+(11)n(10)接合による拡散電位によって空乏層が互いにつながって、ショットキーカソード短絡領域15の前面には正孔に対する電位障壁高さが最も高いイントルシックカソード点K*の位置は図12中に模式的に示されている。図32乃至図34に図示した正孔に対する電がリンシックカソード点K*の位置は図12中に模式的に示されている。図32乃至図34に図示した正孔に対するボテンシャル分布からも明らかなようにK*よりも表面側に分布した正孔は効率よくショットキーカソード短絡領域15に吸収される。このようなショットキーカソード短絡領域15を積極的に導入することによって、カソード電極7aに吸収する正孔の云わばドレイン領域を形

成したことに相当する。静電誘導ショットキー短絡構造においては、ショットキー障壁の高さはゲートの電位によって静電誘導効果によって制御されるため主電極からの電子注入を引き起こすとともに、その停止も極めて効率がよい。

[0081]

【実施例13】図13は本発明の第13の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図である。図13は埋込みゲート型SIサイリスタに対応している。図13の構造的特徴はn+カソード領域11でn型領域10を挟み、更に挟まれたn型領域10内にショットキーカソード短絡領域15を形成し、カソード電極7aはこのn+領域11で挟まれたショットキーカソード短絡領域15においてショットキーカソード短絡領域15においてショットキーカソード短絡領域15においてショットキー接触している点である。

【〇〇82】このような分布型主電極(カソード)構造 においてショットキーカソード短絡構造を導入すること によって、相対的に不純物密度の低いn型領域10内に蓄 積される正孔を効率良くショットキーカソード短絡領域 15からカソード電極7aに吸収することができる。上 面図より明らかな如く、n+カソード領域11は2本の ストライプ状に形成されこのストライプに挟まれたn型 領域 10内にショットキーカソード短絡領域 15が形成 され、カソード電極7aはn+ (11) n (10, 1 5) n+ (11) 領域に横断的に接触している。カソー ド電極7aはn+カソード領域(11)とはオーム性接 触、n型領域(ショットキーカソード短絡領域15)と はショットキー接触となっている。またn型領域10は p+ ゲート領域 4 に比べて相対的に不純物密度の低い p - 領域もしくは、p領域として形成されていてもよい。 [0083]

【実施例14,15】図14及び図15は本発明の第14及び第15の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図である。

【0084】図14及び図15の構造的特徴は、n+カソード領域11の配置パターン及びn+カソード領域11で挟まれた静電誘導ショットキー短絡領域15の配置パターンにある。即ち、従来例の問題点として説明したようにn+カソード領域11の拡散された領域直下のp+埋込みゲート領域4が大きく拡がり、拡散深さにばらつきを生ずるという問題点を解決するために、n+カソード領域11を小領域に分割してセグメント内に配置は、かつn+カソード領域11に挟まれた形状に静電誘導ショットキー短絡領域15を形成した点である。n+カソード領域11はチャネル領域5に対応する領域上に分割されて配置されるため単位セグメント内でのゲートーカソード間の拡散ばらつきは緩和され、耐圧分布も一様とな

る。

【0085】実施例14ではストライプ状のカソード領域と組み合わされている例であり、カソード電極7aはこのようなn+カソード領域11とn型領域10からなる分布カソード領域と静電誘導ショットキー短絡領域15に上面図に示す如く接触している。

【0086】図40実施例4では n^+ カソード領域11 は小領域に分割されたままであり、ストライプは入っていない。これらの n^+ カソード領域11に挟まれた形状に静電誘導ショットキー短絡領域15を形成している。カソード電極11は n^+ (11) n^- (10, 15) n^+ (11) n^- (10, 15) …分布カソード短絡領域に対して横断的に接触している。

【0088】尚、静電誘導(SI)ショットキー短絡構 造が実現されていることは前述の実施例1~13と同様 である。即ち、SIショットキー短絡領域15はn+ カ ソード領域11と短絡されるとともに、n+カソード領 域 1 1 で挟まれた n 型領域 1 0 には、n+ (1 1) n (10)接合による拡散電位によって空乏層が広がる。 この空乏層が互いにつながって、SIショットキーカソ ード短絡領域 15の前面には正孔に対する電位障壁が形 成されている。この電位障壁高さが最も高い位置がイン トリンシックカソード点K* であり、K* の位置は図1 4, 15中に模式的に示されている。図32乃至図34 に図示した正孔に対するポテンシャル分布からも明らか なようにK* よりも表面側に分布した正孔は効率よくS Iショットキーカソード短絡領域15に吸収される。こ のようなショットキーカソード短絡領域15を積極的に 導入することによって、カソード電極7aに吸収する正 孔の云わばドレイン領域を形成したことに相当する。更 にSIショットキー短絡構造ではショットキー障壁の高 さは制御領域(ゲート)の電位によって静電誘導効果に よって制御される。従って、主電極(カソード、ソー ス)からの電子注入をショットキー接合を介して発生さ せることができる。またゲートに逆バイアスを印加すれ ば、ショットキー注入を停止させることも容易に可能で

[0089]

ある。

【実施例16,17】図16及び図17は本発明の第16及び第17の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント

部分の模式的断面構造図である。埋込みゲート型SIサ イリスタの例であり、n+カソード領域11は実施例1 4, 15と同様に小領域に分割されまた静電誘導効果を 利用するショットキー短絡領域15はカソード領域11 に挟まれて配置されている。本発明の静電誘導ショット キーカソード短絡構造は短絡構造を有しない分布型主電 極構造と比べても更にゲート引き抜き電荷量の低減効果 があり、ターンオフ時間の内、蓄積時間tsと下降時間 tf の和からなるターンオフ時間 tgqが低減される構造 である。しかし、サイリスタ構造特有のテイル時間 t tailに対しては分布型主電極(カソード)構造だけでは 低減することは難しい。従って、実施例16では静電誘 導ショットキーカソード短絡構造とライフタイム制御と を組み合わせて実施した例に対応している。ライフタイ ム制御としてはプロトン照射、電子線照射、ア線照射等 の方法もしくは重金属拡散を行なう。図16において

(×) 印はプロトン照射の場合の望ましい欠陥領域の形成位置を示している。例えば、 p^+ アノード領域3の厚さを約5 μ mとして、アノード面から約15 μ mの位置に形成している。 p^+ アノード領域3の近傍に形成することによって、電子のライムタイムを有効に制御してテイル時間の低減化を図っている。

【0090】一方、図17に示した実施例17では静電誘導ショットキーカソード短絡構造と静電誘導アノード短絡構造を組み合わせた実施例である。6はn⁺ 短絡層である。図17のアノード短絡構造は静電誘導効果を利用したアノード短絡構造でありSIアノードショート構造となっている。静電誘導ショットキーカソード短絡構造とSIアノードショート構造を組み合わせることによって、ターンオフ時間 t gqの低減とともにテイル時間 t tailを低減することができる。実施例17において更にライフタイム制御を実施してもよいことはもちろんである

【0091】実施例16、17においてもショットキーカソード短絡領域15の前面には静電誘導効果によって制御可能な電位障壁が形成され、ショットキーカソード短絡領域15はカソード電極7aに吸収する正孔のドレインとなっている。またショットキー障壁高さによって主電極7aからの電子注入量が制御されている。

[0092]

【実施例18,19,20】図18,図19及び図20は本発明の第18,第19,及び第20の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図である。実施例18~20はいずれも切込みゲート構造を有するSIサイリスタに対応しており、それぞれ静電誘導ショットキーカソード短絡構造に特徴を有する。

【0093】実施例18では図18から明らかな如く、 n+ カソード領域11がストライプ状に形成され、カソ ード電極7 a は n + (11) n (10, 15) からなる 分布カソード領域及び n + カソード領域11に挟まれた 静電誘導ショットキーカソード短絡領域15に対して横 断的に接触している。

【0095】実施例20では図20から明らかな如く、 n+ カソード領域11は分割されたストライプ状に形成され、かつこれらの領域に挟まれたn領域10を有し、更にn領域10内にはショットキーカソード短絡領域15が形成され、カソード電極7aはn+ (11)n(10)分布カソード領域及びn+ (11)n- /p- (15)n+ (11)SIショットキーカソード短絡領域(15)に対して横断的に接触している。 n+ カソード領域11に挟まれたSIショットキー短絡領域(15)から正孔がカソード電極7aに効率的に吸収されやすい構造となっている。また同時にカソード電極7aからショットキー接合を介して電子が注入されやすい構造である。

【0096】実施例18~20はいずれもSIサイリスタを例としているが、p+アノード領域3の代わりにn+ドレイン領域となれば切込みゲート構造のSITを形成することができる。

【0097】カソード電極7aはn+ カソード領域 11 とはオーム性接触、SIショットキー短絡領域 15とは非オーム性接触即ちショットキー接触を形成している。 n 型領域10はp+ ゲート領域4に比べて相対的に不純物 密度の低いp- 領域もしくはp領域として形成されていてもよい。

【0098】実施例18~20のショットキーカソード 短絡領域15の前面にはイントリンシックカソード点K * において電位障壁高さのピークが存在し、流れる正孔 電流を制御している。K* 点より表面側の正孔は効率良くショットキーカソード短絡領域15に吸収される構造となっている。

[0099]

【実施例21,22】図21及び図22は本発明の第21及び第22の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の主電極近傍の模式的断面構造図である。実施例21及び22はいずれも平面ゲート構造(プレーナゲート構造)の静電誘導型半導体素子に対応している。サイリスタもしくはトランジスタとして形成することができるが、ここではサイリスタを例として説明する。

【0100】図21の実施例21ではn+カソード領域 11は2本のストライプ状に形成されまたショットキー

カソード短絡領域 15 がn+ カソード領域 11に挟まれ て形成されている。カソード電極7aはn+カソード領 域11のみならず、ショットキーカソード短絡領域15 に対しても接触している。即ちn+ (11) n- /p-(15) n⁺ (11) からなる静電誘導ショットキーカ ソード短絡構造に対してカソード電極フaは横断的に接 触している。 n - / p - 領域 1 O a 内に分布する正孔は 主としてn+ カソード領域11で挟まれたショットキー カソード短絡領域15からカソード電極7aに吸収され やすい構造である。一方、図22の実施例22はn+カ ソード領域11は1本のストライプ状に形成され、カソ ード電極7aはn+カソード領域11のみならず周辺の n-/p-領域 (10a, 15) に対してもショットキ 一接触している。また n+ カソード領域 1 1 内には島状 にp+ カソード短絡領域15が形成されている。図23 は図22に示した実施例22の単位チャネル部分の模式 的上面図である。ストライプ状のn+ カソード領域 1 1 及び島状のショットキーカソード短絡領域 15及び n-/p- 領域10aに対してカソード電極7aが横断的に 接触している様子を示している。

[0101]

【実施例23,24,25】本発明の静電誘導主電極短 絡構造はn+カソード領域11及びn+カソード領域に 挟まれたS I ショットキーカソード短絡領域 15の配置 パターンによって各種の変形例が可能である点は平面ゲ 一ト構造においても同様である。図24乃至図26はこ のようなカソード領域11の配置の実施例を示す上面図 である。即ち、図24は本発明の第23の実施例であっ て、プレーナ構造の単位チャネル内においてn+ カソー ド領域11を小領域に分割して配置し、かつ該カソード 領域11内に島状にSIショットキーカソード短絡領域 15を配置している。カソード電極7aはn+ (11) n-/p-(10a)カソード分布構造及びn+(1 1) n⁻/p⁻ (15) n⁺ (11) S I ショットキー カソード短絡構造に対して全体を覆うようにして接触し た例である。図25は本発明の第24の実施例であっ て、同じくプレーナ構造において、複数のチャネル内に 配置された n+ カソード領域 1 1 及びその中のS I ショ ットキーカソード短絡領域15に対してカソード電極フ aが横断的に接触するとともに、n+ カソード領域 1 1 の周辺部分のn-/p-領域10aに対してもショット キー接触した例である。更に図26は図25よりも更に カソード電極7aのストライプ幅を広く設定し、n+カ ソード領域 1 1 及び S I ショットキーカソード 短絡領域 15全体を覆うように形成した実施例25である。この ように配置し、構成することによって、n- /p- 領域 10 a 内に分布する正孔の吸収効果を高めることがで き、また主電極7 a からのショットキー接合を介する電 子注入量を静電誘導効果によって制御することができ る。

【0102】図1に示した実施例1と図39に示した従来構造の比較結果を以下に述べる。均一なカソード電極構造を有する従来構造に比べ本発明の静電誘導ショットキー短絡構造によればターンオン時間tgを低減化し、オン電圧V下を低減化することができるとともに、ゲートピーク電流値I「gの低減化、ターオフゲインGの下の増大化、蓄積時間t「tの低減化、下降時間t「tの低減化、なーンオフトでの低減化、ターンオフトでの低減化、ダーンオフスイッチングエネルギーt「t「t「t」の低減化が実現される。

【0103】特にショットキーカソード短絡領域15近傍の拡散電位により生ずる電界によりゲート領域4とカソード領域11間に分布する正孔を効率良く主電極であるカソード電極7aに吸収することができるため、ゲート引き抜き電荷量Qの低減が著しい。その分だけ、ゲート駆動回路の負担が低減され、t型軽量化を図ることができる。

【0104】ゲート引き抜き電荷量 $Q(\mu C)$ を比較すると本発明の実施例1では、従来例に比較して約1/3以下となる。

【0106】従来例との順方向電流一電圧特性の比較を行なうと、従来例と比較して低電流域で順方向電圧降下(オン電圧)VT はSIショットキー短絡部からの電子注入によって、低減化され大電流域においてもVT は低くなる。従って、本発明の静電誘導ショットキー短絡構造を有するSIサイリスタではサージ耐量が高い。

【 O 1 O 7 】 静電誘導ショットキーカソード短絡構造における n + カソード領域と静電誘導ショットキー短絡領域とのカソード電極による短絡率とオン電圧との関係を比較すると、短絡率を3 0%以下に抑えればオン電圧V T の急激な上昇は抑制されている。

【0108】本発明の実施例は上記実施例1~25に限定されるものではなく、様々な変形が可能である。例えば n+ カソード領域11内にカソード電極7aとの界面部分に浅くp領域をチャネル構造を介することなく形成してもよい。このp領域の効果としては、n+ カソード領域11内に分布された正孔を吸収する点にある。この浅いp領域は例えばAI-Siのシンターリングに伴ない、数10A程度の浅い層として形成することもできる。この構造と上記SIショットキーカソード短絡構造を併用してもよい。本発明の実施例においてn型領域10をp- もしくはp領域としてもよいことを既に述べた

が、この場合、上記の浅いp 領域は上記n 型領域(或いは p^- もしくはp 領域) 10と接触しないように n^+ カソード領域 11によって取囲まれているか電位障壁により囲まれていることが望ましい。

【0109】本発明の静電誘導ショットキー短絡構造は SIT, SIサイリスタのみならず、他のカソードもし くはソース構造を有する素子にも適用することができ る。例えばIGBT, MOS制御サイリスタ、等におい ても同様に適用することができる。

【O110】更にまた上記実施例において導電型を反対 にした構成も可能であることはもちろんである。

[0111]

【発明の効果】本発明の静電誘導ショットキー短絡構造を有する静電誘導型半導体素子によれば、特にサイリスタに適用すると以下のような顕著な効果を奏することができる。即ち、

【O112】①ショットキー接合における障壁高さを制御領域の電位によって制御することができるため、ショットキー接合を介して主電極からの電子注入を引き起こすことができ、従来の分布型構造に比べ、電子の注入量を多くすることができる。従って、ターンオン性能が良好となり、ターンオン遅延時間 td. ターンオン立上り時間 tr が低下し、かつオン電圧VT も低減化することができる。またショットキー障壁からの電子注入を遮断することもゲート電位により容易に行なうことができる。

【0113】②ターンオフ電荷量の低減化によりターンオフ時間(蓄積時間 t_s と下降時間 t_f の和)を低減化でき、ターンオフスイッチングロス EOFF を低減化できる。従って、高周波 PWMインパータ等の応用面において特に蓄積時間 t_s が低減化されることから、非常に使い易い素子を提供することができる。またセグメント毎に蓄積時間 t_s を低減化できることからウエーハの面内ばらつき量が低減化されウエーハを大口径化し易くなる。

【O114】③更にまた、SIショットキー短絡構造によってゲート引抜き電荷量が顕著に低減化されターンオフゲインGOFFが上昇することから、ゲート駆動回路の簡単化、小型化を図ることができ、装置全体の低価格化を図ることができる。

【 O 1 1 5 】 ④高温における耐圧特性及びリーク電流は ライフタイム制御を行なわない従来構造の素子と同程度 であり、定常ブロッキング時において定常損失(ロス) が低いことから、ターンオフ性能が向上するにもかかわ らず通常トレードオフの関係にあるオン特性を良好に保 つことができる。特にオン電圧の低減化及びターンオン 時間の低減化が著しい。

【O116】⑤オン電圧VT は正の温度特性を有するため特に高周波動作時において、熱暴走しにくいため、高周波動作に適用できる。

【O117】 ⑥ターンオフ性能を極端にSIT並みに高速化しても点弧特性にほとんど影響しない。即ち、点弧時のゲート電圧、ゲート電流はほとんど変化が見られない。ターンオフ性能を向上させても低電流域ではターンオンスイッチングロス EONはほとんど変化しない。また高電流域でもターンオン高上り時間 tr 及び EONが改善される傾向があり、また、遅延時間 td も短縮化される。高電流域でのサージ耐量が増大するという効果もある。

【O118】本発明の構造をSITに適用した場合にもサイリスタにおける利点としての上記①~⑥の効果を同様に享受することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の横断方向における模式的断面構造図 【図2】本発明の第2の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図3】本発明の第3の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図4】本発明の第4の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の横断方向における模式的断面構造図 【図5】本発明の第5の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図6】本発明の第6の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図7】本発明の第7の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図8】本発明の第8の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図9】本発明の第9の実施例としての静電誘導ショッ トキー短絡構造を有する静電誘導型半導体素子の単位セ グメント部分の長手方向における模式的断面構造図 【図10】本発明の第10の実施例としての静電誘導シ ョットキー短絡構造を有する静電誘導型半導体素子の単 位セグメント部分の長手方向における模式的断面構造図 【図11】本発明の第11の実施例としての静電誘導シ ョットキー短絡構造を有する静電誘導型半導体素子の単 位セグメント部分の長手方向における模式的断面構造図 【図12】本発明の第12の実施例としての静電誘導シ ョットキー短絡構造を有する静電誘導型半導体素子の単 位セグメント部分の模式的断面構造図及び上面図

【図13】本発明の第13の実施例としての静電誘導シ

ョットキー短絡構造を有する静電誘導型半導体素子の単 位セグメント部分の模式的断面構造図及び上面図

【図14】本発明の第14の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図

【図 15】本発明の第15の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図

【図16】本発明の第16の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図

【図17】本発明の第17の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図

【図18】本発明の第18の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図

【図19】本発明の第19の実施例としての静電誘導ショットキ―短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図

【図20】本発明の第20の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の単位セグメント部分の模式的断面構造図及び上面図

【図21】本発明の第21の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の主電極近傍の模式的断面構造図

【図22】本発明の第22の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の主電極近傍の模式的断面構造図

【図23】図22に示した実施例22の単位チャネル部 分の模式的な上面図

【図24】本発明の第23の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の静電誘導ショットキーカソード短絡構造例

【図25】本発明の第24の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の静電誘導ショットキーカソード短絡構造例

【図26】本発明の第25の実施例としての静電誘導ショットキー短絡構造を有する静電誘導型半導体素子の静電誘導ショットキーカソード短絡構造例

【図27】本発明の動作原理を説明するための模式図 (分布型カソード構造と静電誘導ショットキー短絡構造 の組み合わせ構造)

【図28】オン状態のキャリアの動きを示す図

【図29】蓄積期間のキャリアの動きを示す図

【図30】下降期間のキャリアの動きを示す図

【図31】テイル期間のキャリアの動きを示す図

【図32】本発明の静電誘導ショットキー短絡構造とポテンシャル分布の説明図

【図33】ターンオン動作におけるポテンシャル分布

【図34】ターンオフ動作におけるポテンシャル分布

【図35】従来のSIサイリスタの模式的断面図(従来 例1)

【図36】従来のSIサイリスタの模式的断面図(従来例2)

【図37】従来のSIサイリスタの模式的断面図(従来例3)

【図38】n+ カソード直下の埋込み層が大きく形成される様子を示す模式図

【図39】カソード領域が一様に均一に形成された従来の埋込みゲート構造を有する静電誘導サイリスタの模式 的断面構造図及び上面図

【図40】従来構造例における典型的なスイッチング

(1250V-100A) (分布型カソードなし)

【図41】オン状態のキャリアの動きを示す図

【図42】蓄積期間のキャリアの動きを示す図

【図43】下降期間のキャリアの動きを示す図

【図44】テイル期間のキャリアの動きを示す図 【符号の説明】

1 n- 高抵抗層

1 a 基板

1 b エピタキシャル層

3 p+ アノード領域

4 p+ ゲート領域

5 チャネル領域

6 n+ 短絡層

7 a カソード電極

7 b ゲート電極

7c アノード電極

7a′ ショットキーカソード電極

10 n型領域

10a n⁻/p⁻領域

11 n+ カソード領域

12 支持電極


13 p+ 短絡層


15 ショットキー(カソード) 短絡領域(SIショットキーカソード短絡領域)


Κ* イントリンシックカソード点

G* イントリンシックゲート点


16, 17 p⁻層









本受明の第4の未能例としての 野智路等ショットキー短結構生を有する 野電影等型半等体象子の単位セグメント制分の機関方向における模式的新品像道図







本英明の第7の対面例としての物を問導ショットキー技術構造を有する PP電影は証券選体株子の単位セグメント 哲学の番子方向における観覚的新聞報道題




本境明の第8の実施的としての制を調査ショットキーを誘揮息を有する 制を誘導型半導体表子の単位セグメント 砂分の長年方角における様式が新活性 電影




本受明の第9の天使列としての特を関端ショットキー短続鉄道を有する 同意信等型半導体表示の単位セグメント部のの番子方向における模式的対応構造図




本美別の弟別の 実施的としての許を選挙ショットキー短路構造を有する 終を野洋製学連集条子の制度セグメント 部分の多手方向における様式的紙管観覚因







【図12】




【図13】





ターン オフ動作におけるポテンシャル分布

【図17】



I --- 0" 高16批響

3 ··· p+7/-F保絃 4 ··· p* ゲート領域 5 --- 子々キル釈迦

6 ··· n で 紀林板 11 ··· n * カソード 領式 K* ··· イントリンシックカソード点 15 ··· S | ショットキーカソード 原格の域 G* ··· イントリンシックゲート点


10 … n 野祭城 。 11 … n * カソード領域

74 …カソード電極

76 …ゲートを在

7c … アノードを役

[図21]



4 · · · p+ ゲート領域 7a・・・ カソード 電機


10a··· n / p = 領域 11・・・n⁺カソード領域


7b ・・・ ゲート電極


15 ···S | ショットキーカソード短路領域 K・··· イントリンシックカソード点 G・··· イントリンシックゲート点

本発明の第21の実施例としての静電跳導ショットキー 短絡構造を有する静電跳導型半導体素子の主電極近傍の 模式的断面構造図


【図35】







【図22】



4 ··· p ナゲート領域

数 10a···n√p- 領域

7a・・・カソード電極


. 11・・・ パ カソード領域

7b…ゲート電極

15 ···SIショットキーカソード短格領域 K* ··· イントリンシックカソード点 G* ··· イントリンシックゲート点

本発明の第22の実施例としての静電誘導ショットキー 短終構造を有する静電誘導型半導体素子の主電極近傍の 模式的断面構造図

[図23]



4 ··· p+ゲート領域

7a・・・ カソード電極


10a···n-/p-領域

1]・・・ロナカソード領域

15 ・・・SIショットキーカソード短路領域

図22に示した実施例22の単位チャネル部分の 模式的上面図

【図24】



4 ··· p+ゲート領域


7a・・・ カソード電極

10a ··· n⁻/p⁻領域

11 ・・・ロ⁺カソード領域 15 ・・・S | ショットキーカソード短格領域

本発明の第23の実施例としての静電誘導ショットキー 短絡構造を有する静電誘導型半導体装子のS | ショットキー カソード短絡構造例

【図25】



4 ··· p+ゲート領域


10a ··· n / p 領域

11・・・ロ+カソード領域

15 ・・・SIショットキーカソード短格領域

・ 本発明の第24の実施例としての静電器導ジョットキー 短格構造を有する静電器導型半導体素子のSlショットキー カソード短格構造例

[図26]



4 ・・・ p+ゲート領域

7a・・・カソード電極


10a ··· n⁻/p⁻領域

11 ··· π+ カソード領域

15 ・・・S | ショットキーカソード短絡領域

本発明の第25の実施例としての静電器導ショットキー 短絡構造を有する静電器導型半導体素子のSIショットキー カソード短路構造例

【図27】



ない。 の一高技術等・

10 --- N型復域

3 --- p+ アノード領域

11 … n+ カソード領域


4 ··· p* ゲート領疚 7a··· カソード電極 15 ・・・ショットヤー(カソード) 短絡低減 (SJ ショットキー カソード 短移低減)

ブb ・・・ ゲート電役


7c … アノード電位

7a'--- ショットキーカット'を栓 本発明の動作原理を説明するための模式図(分布型カソード構造と 幹電調準ショットキー短格構造の組み合わせ構造)


【図28】



オン状態のキャリアの動きを示す図




蓄積期間のキャリアの動きを示す図



下降期間のキャリアの動きを示す図


| 図32 | 1 ··· n | 3 ···


本見明の仲電影等ショットマー版格構造とポテンシャル分布の説明団




1 ··· n 高抵抗層 7a ··· カソード 11 ··· 第1 高減成層 3 ··· 第2高減成層 7b ··· ゲート 12 ··· 支持電極 4 ··· p * ゲート領域 7c ··· アノード電極 14, 14 * ··· 耙 縣 磨

従来のSIサイリスタの模式的断面図(従来例3)







従来構造例にわける典型的なスイッチング液形例(1250V-100A) (分布型カソードなし)



蓄積期間のキャリアの動きを示す図



下降期間のキャリアの動きを示す図



テイル期間のキャリアの動きを示す図

フロントページの続き

(72) 発明者 玉蟲 尚茂 東京都新宿区下落合 2 丁目18番17号